

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03178170 A

(43) Date of publication of application: 02.08.91

(51)	Int	\sim 1
1211	ını	1 .1

H01L 29/784

(21) Application number: 01316723

(71) Applicant:

FUJITSU LTD

(22) Date of filing: 06.12.89

(72) Inventor:

KAWAI SHINICHI


(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To improve the drain breakdown strength of an offset gate MOSFET of SOI(silicon on insulator) structure, and at the same time increase ON-current, by electrically connecting a drain lower part electrode with a gate electrode via an inverter.

CONSTITUTION: Under a drain diffusion layer 7 and an adjacent semiconductor layer 3, a drain lower part electrode 9 is formed via an insulating film 10 in an adjacent manner. In the OFF-state of an MOSFET, the same potential VCC as a potential to be applied to the drain diffusion region 7, e.g. a high potential VCC, is applied to the drain lower electrode 9, via an inverter. In the ON-state of the FET, a potential to be applied to the drain diffusion region 7, e.g. a low potential VSS opposite to the potential VCC, is applied to the drain lower part electrode 9, via the inverter. Thereby the drain breakdown strength of an offset gate type MOSFET of SOI structure can be improved, and at the same time, the ON-current can be increased, so that the driving capability and the operating speed of a semiconductor IC using MOSFET's can be increased.

COPYRIGHT: (C)1991, JPO& Japio







THIS PAGE BLANK (USPTO)

Concise explanation of the relevance with respect to Japanese Laid-Open Patent Application No. 178170/1991

A. Relevance to the Above-identified Document

The following is an English translation of passages related to the present invention.

B. Translation of the Relevant Passages of the Document

The present invention relates to improvement of an element structure of a semiconductor device, particularly a power MOSFET of the SOI structure.

The present invention has an object to improve drain withstand voltage of the power MOSFET of the SOI structure and the off-set gate type, while at the same time increasing an ON current.

The semiconductor device of the present invention comprises:

- a semiconductor substrate;
- a background insulating film provided below the semiconductor substrate;
- a semiconductor layer provided over the background insulating film;
- a source diffusing domain and a drain diffusing domain formed in the semiconductor layer with being

spaced apart from each other;

an off-set domain formed between the source diffusing domain and drain diffusing domain in such a manner so as to touch the drain diffusing domain and keep a space from the source diffusing domain;

a gate insulating film formed over the semiconductor layer;

a gate electrode formed over the gate insulating film above a space between the source diffusing domain and off-set domain;

a drain lower part electrode provided selectively and adjacently to a portion directly below the drain diffusing domain and off-set domain through an insulating film,

the drain lower part electrode being electrically connected to the gate electrode through an inverter.

⑲ 日本国特許庁(JP)

10 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-178170

®Int.CI.⁵

識別記号

庁内整理番号

母公開 平成3年(1991)8月2日

H 01 L 29/784

9056-5F H 01 L 29/78

3 1 1 S

審査請求 未請求 請求項の数 1 (全7頁)

❷発明の名称 半導体装置

> 頤 平1-316723 ②特

20出 頤 平1(1989)12月6日

@発明者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

勿出 顋 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

弁理士 井桁 貞一

1. 発明の名称 半導体接置

2. 特許請求の範囲

半導体基板と、

該半導体基板上に設けられた下地絶縁膜と、 該下地絶縁膜上に設けられた半導体層と、

- 該半導体層に相離間して形成されたソース拡散 領域及びドレイン拡散領域と、

出土主のファニュー 部に、数ドレイン拡散領域に接し、且つ該ソース D かもオン電流の増大を同時に図ることを目的とし、 拡散領域から離間して形成されたオフセット領域 半導体基板と、該半導体基板上に設けられた下

三三旦ニューニー・ 該ソース拡散領域と該オフセット領域との課間 『『拡散領域及びドレイン拡散領域と、該ソース拡散 - 三対抗ペープニー 部上の数ゲート絶縁膜上に投けられたゲート電極 に 領域と数ドレイン拡散領域の無関部に、数ドレイ

3.1 * 7 * 7 * 7 * 7

* 該ドレイン拡散領域とオフセット領域の直下部 に選択的に、絶縁膜を介し隣接して設けられたド レイン下部電極とを有し、

該ドレイン下部電極がインバータを介して該 ゲート電極に電気的に接続されていることを特徴 とする半導体装置。

3. 発明の詳細な説明

半導体装置、特にSOI構造のパワーMOSFE 4Tの業子構造の改良に関し、

·· SOI構造でオフセットゲート型を有するパ 該ソース拡散領域と該ドレイン拡散領域の離間 ○ ワーMOSFETのドレイン耐圧を向上させ、し ~ン拡散領域に接し、且つ該ソース拡散領域から離 「間して形成されたオフセット領域と、該半導体層 上に形成されたゲート絶縁膜と、該ソース拡散領

特開平3-178170(2)

域と数オフセット領域との離間部上の数ゲート絶 級膜上に設けられたゲート電極と、数ドレイン拡 散領域とオフセット領域の直下部に選択的に、絶 級膜を介し隣接して設けられたドレイン下部電極 とを有し、数ドレイン下部電極がインパークを介 して数ゲート電極に電気的に接続されて構成され る。

【産業上の利用分野】

本発明は半導体装置、特にSOI構造のパワー MOSFETの素子構造の改良に関する。

パワーMOSFETを組み込んだ【Cは、ディスプレーパネル駆動、モータ直接駆動など高電圧で、且つ高度な制御を必要とする用途でその需要が拡大しており、より高ドレイン耐圧を有し且つオン抵抗の低いパワーMOSFETが要望されている。

[従来の技術]

従来開発されているパワーMOSFETのうち

形成されるものに比べて高ドレイン耐圧を有する MOSFETが形成される。

(発明が解決しようとする課題)

しかしSOI標造のオフセットゲート型パワー MOSFETにおいては、下地絶縁膜2が多くは高絶縁耐力を有する熱酸化膜により形成され余り厚く出来ないために、上記従来構造において、ドレイン拡散領域7に高電圧が印加された際には、第5図に示すように、ドレイン拡散領域7近傍の半導体層3中にも上記高電圧による高い電位差によるでは、ためによってドレインが数値域7の接合にアパランシェ・ブレークダーンを発展に対している。そのために、需要を十分に満たすような高耐圧の素子です。これが得られないという問題があった。「ステーニー」な得られないという問題があった。「ステーニー」なりまた上記従来の構造においては、オン状態の時でになる。「ステーニー」なりまた上記従来の構造においては、オン状態の時でよるる。

抗)で規定され、駆動電流が制限されるという間

SOI(Silicon On Insulator)構造のものの従来構造を模式的に示したのが第4図の側断面図で、図中、I は半導体基板、2 は下地絶縁膜、3 は半導体層(例えばp~型)、4 はゲート絶縁膜、5 はゲート電極、6 はソース拡散領域(例えば n・型)、7 はドレイン拡散領域(例えば n・型)、8 はオフセット低渡度領域(例えば n・型)、A。」、はオフセット部を示している。

願もあった。

そこで本発明は、SOI構造のオフセットゲート型MOSFETのドレイン耐圧を向上させ、しかもオン電流の増大を同時に図ることを目的とす

[課題を解決するための手段]

ンパータを介して該ゲート電極に電気的に接続さ れている本発明による半導体装置によって解決さ れる。

〔作 用〕

第1図は本発明の原理説明用模式図で、図中、 (a)はオフ状態、(b)はオン状態、1は半導体基板、 - 2 は下地絶縁膜、3 は半導体層、4 はゲート絶縁 膜、7はドレイン拡散領域、8はオフセット低温 度領域、9はドレイン下部電極、10は絶縁腹を示 す。

本発明によれば第1図(a)及び(b)に示すように、 ドレイン拡散領域7及びその近傍の半導体層3の 下部に絶縁膜10を介し隣接してドレイン下部電極 9 を設け、MOSFETのオフ状態においては、 同図(a)に示すように、ドレイン拡散領域7に印加 される例えば高電位Vccと同じVcc電位を上記ド レイン下部電極らにインパータを介して印加し、 ドレイン拡散領域7と見掛け上の基板(本来の基 板1ではない)間の電位差を無くして、この電位

差に起因するドレインー基板間の強電界によるド レイン接合のアパランシェブレークダウンを防止 し、ソースードレイン間耐圧を上昇させる。

またFETのオン状態においては、同図(b)に示 すように、ドレイン下部電極 9 にドレイン拡散倒 。 域1に印加される例えばVcc電位と逆の低電位 Vsa電位をインパータを介して印加し、このドレ イン拡散領域1に対して大きな電位差を有する上 紀ドレイン下部電極9によってドレイン接合都に 強い電界(B)を形成し、この強電界(B)によりド レイン接合にアパランシェブレークダウン(AB)を 起こさる。そしてこれによって発生したキャリア (+) または(-) をソースードレイン間の通電に寄 与せしめてオン電流を増大(オン抵抗を減少)さ せる。

以上により、SOI構造のオフセットゲート型 MOSFETのドレイン耐圧を向上させ、しかも オン電流の増大を同時に図ることができる。

〔寒施例)

以下本発明を、図示実施例により具体的に説明

第2図は本発明の一実施例の模式図で。(a)は回 路図、(b)は側断面図、第3回は本発明の他の実施 例の模式図で、(a)は回路図、(b)は平面図、(c)はA - A矢視断面図である。

全図を通じ同一対象物は同一符合で示す。

第2図は単一(n)チャネルMOSによる増幅 回路に本発明を適用した一実施例である。

· 図において、

…、自己立立と、SiOzからなる下地酸化膜、 イン拡散領域、

± 25(6) 不純物をイオン往入して形成した 1 × 10 1 cm 1 程 出るストップ: 度の不純物濃度を有する第1のn[®]型半導体層。 第2のn 型半導体層及びp 型半導体層。

4 は熱酸化により形成された厚さ 500~1000 A 程度のゲート酸化膜、

5A、5B:、5B:は高導電性を付与した多 結晶シリコンからなるゲート電極、

6A。、6B。はそれぞれゲート電極の側面に 整合して形成された10 **~10 ** 程度の不純物濃度 を有する n・型ソース拡散領域、

6B。はゲート電極の側面に整合して形成され た10¹⁸~10²⁰程度の不純物濃度を有する p · 型 ソース拡散領域、

. 7A.、7B. はそれぞれレジストマスク等を エー・ティー ニュ 用いゲート電極直下部から離間して形成された

、Affer、知史と言う。 SA、SBは多結晶シリコン層をレーザビーム 、、、 7.B。は同じくゲート電極直下部から離間して

, 8 A。、8 B。はそれぞれ一場部がゲート電極 に整合し他端部がドレイン拡散領域内に包含され て形成された2~3×1011程度の不純物濃度を有 するn型オフセット低濃度領域、

8 B。は一端部がゲート電極に整合し他端部が ドレイン拡散領域内に包含されて形成された2~ 3×101 程度の不純物濃度を有するp型オフセッ 1.低濃度領域。

9 は高導電性を付与した多結晶シリコン、高融 点金属或いは高融点金属シリサイド等からなり、 主トランジスタ(Ti)のドレイン拡散領域及びその 近傍領域の下部に選択的に設けられた厚さ2000人 程度のドレイン下部電極、

10はドレイン下部電極と半導体層とを絶縁する CVD-SiO,等による厚さ3000A程度の層間絶縁膜、

11は燐珪酸ガラス(PSG) からなる厚さ1μm程 度の被覆絶縁膜、

12は配線コンタクト窓、

13G₁、13G₂、13G₂はアルミニウム等からなる ゲート配線、

135,、135,、135,は同じくソース配線、 1301、1302、1302は同じくドレイン配線、 Diaは入力信号またはその増子、

従って主トランジスタ(Ti)のドレイン拡散領域 7.A. とその下部に隣接して配設されたドレイン 下部電板引との電位差がりになり、ドレイン拡散 領域7A。の接合付近に強い電界が形成されるこ とがなく、接合のアパランシェブレークダウンが 防止され、本来の高い接合耐圧に見合った高いド レイン耐圧が得られる。

また入力信号口。が〔1〕即ち+5 Vの場合、 主トランジスタ(1,)はオンしてそのソース拡散領 城 f A。とドレイン拡散領域 T A。との間にチャー・ ネル部及びn型オフセット低濃度領域8A。を介 ニョシニューしてオン電流が流れるが、この際、インパータ (1NV) のpチャネルトランジスタ($\Gamma_{s,s}$) がオフに z 型半導体層、104 はゲート酸化膜、105 はゲート なり、nチャネルトランジスタ(Tea) がオンに に V_{ss} 電位が印加されて、初期に V_{cc} 電位が印加 $^{-1}$ 、1078。は n^{s} 型ドレイン拡散領域、 107λ 。、 されているドレイン拡散領域 7 A。との間に強い 7 \sim 107B。は p $^{\circ}$ 型ドレイン領域、108A。、108B。は 電界が形成され、ドレイン接合がアパランシェプ n 型オフセット低濃度領域、108A。、 108B。は レークダウンを起こし、これによって形成された キャリア(+) かソース拡散領域6A。に流れ込ん゛

D.,,は出力塩子、

Vccは高電位電源、

Valは接地電源、

R」は負荷抵抗、

T」は増幅用のnチャネル型主トランジスタ、

Tra はnチャネル型副トランジスタ、

Tz, はpチャネル型割トランジスタ

INV はドレイン下部電極電圧印加用インパータ を示している。

上記構成において、主トランジスタ(T.)を動作 させる入力信号Diか同時にドレイン下部電極電 圧印加用インパータINV にも入力される。そして この信号Diaが〔0〕即ち-0Vの場合、主トラ ンジスタ(T,)はオフになり、そのドレイン拡散領 域7A。にVcc電圧が印加され出力端子D。。、に Vcc 電圧が出力され、それと共にドレイン下部電 極電圧印加用インバータINV のロチャネルトラン ジスタ(T:。) がオンになり、nチャネルトランジ スタ(T₂,) がオフになって主トランジスタ(T,)の ドレイン下部電極gにもVcc電位が印加される。

でオン電流に寄与し、その分、従来のチャネル電 流のみの場合よりオン電流が増大する。

なお上記構成において、従来 150V 程度しか得 られなかった素子のドレイン耐圧を 200V 以上に 高め、且つ30mA程度しか得られなかったオン電 流を60mA程度に増大させることができた。

第3図はCMOSインバータに本発明を適用し た他の実施例を示す回路図(a)、平面図(b)及びA-A断面図(c)である。

図において、

101 は半導体基板、102 は下地酸化膜、103A。、 103B。はn 型半導体層、103A。、103B。はp T 電艦、106A。、106B。はn 型ソース拡散領域、

p型オフセット低速度領域、109 はドレイン下部 電極、110 は層間絶縁膜、 111は被獄絶縁膜、

うぎな 急ご お上を心

ត្រូស្ត្រីស្ត្រី ស្ត្រី ស

ゆるノードウアビル

-378-

特別平3-178170(5)

12 は配線コンタクト窓、113 は金属配線、D. は入力信号またはその端子、Deatは出力端子、 Vecは高電位電源、Vssは接地電源、Tie は外部 制御用の主インパータを構成するnチャネル型主 トランジスタ、Ti。は同じくpチャネル型主トラ ンジスタ、Taaはドレイン下部電極電圧印加用の 副インバークを構成するnチャネル型副トランジ スタ、Teoは同じくpチャネル型副トランジスタ、 INViは外部制御用の主ィンパータ、INV:はドレイ ン下部電極電圧印加用の副インバータを示してい **5**.

. ~ .

この構成においては、入力端子(Dia)に GV の信号が入力された際、主インバータ(INV₁)の Ti, がオンし、Ti, がオフになってD... にVcc 電位が出力され、また主インバータ(INV₄)の n・ 型ドレイン拡散領域107A。とp 型半導体層 103A。間の接合にVccに対応する高電圧が印加さ れるが、この際同時に副インバータ(INV₂)も同様 に動作して主インバータ(INV,)のドレイン下部電 極109 にも同様にVε 電位が印加されるので、上 記ドレイン接合に基板に向かう高電界が形成され ることがなくなり、接合のアパランシェブレーク ダウンが防止され上記n * 型ドレイン領域107A。 の接合耐圧が向上する。

上紀作用は主インパータ(INV_i)のpチャネルト ランジスク『」。がオフする際にも同様である。

また、Diaに〔1〕の信号即ち+5 Vが入力さ れて主インパータ(INV,)のnチャネル型主トラン ジスタTiaがオンする際、同一入力信号により副 インパーク(INV:)のnチャネル型副トランジスク Tra もオンしてドレイン下部電板109 に上記主ト ランジスタTi。のn*型ドレイン拡散領域107A。 と等しいVss電位が印加されるが、この際、同図 (b)から明らかなように、副インパーク(INY:)を主 インパータ(INV.)に比べて小型小容量に模成する ことにより、主トランジスタのドレイン拡散領域 107A。に比べてドレイン下部電極109 の電位の切 り換えの方を速くし、それにより過渡的にドレイ ン領域107A。の接合にアバランシェブレークダウ ンを発生させ、そこに生じたキャリアを徐々に立

ち上かるチャネルを介しての電流に加えることに よってオン電流の立ち上がりが速められる。

上記作用は、主インパータ(INV₁)のpチャネル 型主トランジスタ」。 かオンする際においても同 様であり、上記各々のトランジスタのオン電流の 立ち上がりの促進により、主インパータ(INV₁)の スイッチング速度の向上が図れるという効果が得

第2図は本発明の一実施例の模式図で、(a)は回 路図、(b)は側断面図、

第3図は本発明の他の実施例の模式図で、(a)は 回路図、(b)は平面図、(c)はA-A断面図、

第4図は従来構造の模式側断面図、

第5図は従来構造の問題点を示す図 である。

「発明の効果」

以上説明のように本発明によれば、SOI構造 ・のオフセットゲート型MOSFETのドレイン計・ 圧を向上させ、しかもオン電流の増大を同時に図 - ることができるので、上記MOSFETを用いた。 - 1 はドレイン拡散領域、 半導体【Cの駆動能力及び動作速度を高めること 8はオフセット低速度領域、

図において

1 は半導体基板、

2 は下地絶縁膜、

3 は半導体層。

4はゲート絶縁腫、

9はドレイン下部電極、


10は絶縁膜

を示す。


4. 図面の簡単な説明


第1図は本発明の原理説明用模式図で、(a)はオ フ状態、(b)はオン状態、

特開平3~178170(6)




本発明の原理説明用模式図 第 1 図






特開平3-178170(7)



佐来構造の模式側断面図第 4 図



従未構造の問題点を示す図 第 5 図

(OTARU) NNALB 3DAG RIHT